基于串行通信的任意位数据传输的verilog实现方式Transmission of Arbitrary Bit Length Data Designed by Verilog Based on Serial Communication
薛沛祥,宋志刚,李墩泰
摘要(Abstract)：
FPGA或者CPLD之间传输数据,当数据线数量无法满足数据并行传输时,便将数据并串转换后,进行串行传输,然后再将数据串并转换为并行数据;本文使用Verilog语言实现了任意位并行数据的并串转换和串行发送模块,以及实现了接收和串并转换模块,通过串行通信实现任意位并行数据的传输;进行了仿真,并且应用于实际FPGA之间的通信中,截取了实际波形。
关键词(KeyWords)： 并串转换;串并转换;串行通信;Verilog;任意位并行数据
基金项目(Foundation):
作者(Author): 薛沛祥,宋志刚,李墩泰
DOI: 10.16453/j.issn.2095-8595.2014.01.008
参考文献(References)：
- [1]魏巍,赵红东.基于Verilog HDL的UART模块设计与仿真[J].电子设计工程,2010,(5):155-157.
- [2]郑采君.基于CPLD的I2C总线接口设计[J].电子设计工程,2011,(1):145-149.
- [3]孙丰军,余春暄SPI串行总线接口的Verilog实现[J]现代电子技术2005,(16)105-109.
- [4]夏宇闻.从算法设计到硬件逻辑的实现[M].北京:高等教育出版社,2001.
- [5]刘明亚等.硬件描述语言Verilog(第四版)[M].北京:清华大学出版社,2001.
- [6]周润景,苏良碧.基于Quartus II的数字系统Verilog HDL设计实例详解[M].北京:电子工业出版社.